

УТВЕРЖДАЮ
 Декан факультета

 (подпись) Страхов С. Ю.
 ФИО
 «___» _____ 20__

РАБОЧАЯ ПРОГРАММА ДИСЦИПЛИНЫ ПРОЕКТИРОВАНИЕ ЦИФРОВЫХ СИСТЕМ НА ПЛИС

Направление/специальность подготовки	24.05.05 Интегрированные системы летательных аппаратов
Специализация/профиль/программа подготовки	Автоматизированные системы управления боевыми авиационными комплексами
Уровень высшего образования	Специалитет
Форма обучения	Очная
Факультет	И Информационных и управляющих систем
Выпускающая кафедра	И9 СИСТЕМ УПРАВЛЕНИЯ И КОМПЬЮТЕРНЫХ ТЕХНОЛОГИЙ
Кафедра-разработчик рабочей программы	И9 СИСТЕМ УПРАВЛЕНИЯ И КОМПЬЮТЕРНЫХ ТЕХНОЛОГИЙ

КУРС	СЕМЕСТР	ОБЩАЯ ТРУДОЁМКОСТЬ (ЗАЧЕТНЫХ ЕДИНИЦ)	ЧАСЫ (по наличию видов занятий)									ВИД ПРОМЕЖУТОЧНОГО КОНТРОЛЯ
			ОБЩАЯ ТРУДОЁМКОСТЬ	АУДИТОРНЫЕ ЗАНЯТИЯ				САМОСТОЯТЕЛЬНАЯ РАБОТА				
				ВСЕГО	ЛЕКЦИИ	ЛАБОРАТОРНЫЙ ПРАКТИКУМ	ПРАКТИЧЕСКИЕ ЗАНЯТИЯ	ВСЕГО	КУРСОВОЙ ПРОЕКТ	КУРСОВАЯ РАБОТА	ДРУГИЕ ВИДЫ САМОСТ. РАБОТЫ	
5	9	3	108	51	0	34	17	57	0	18	39	диф. зач.

ЛИСТ СОГЛАСОВАНИЯ

РАБОЧАЯ ПРОГРАММА СОСТАВЛЕНА В СООТВЕТСТВИИ С ТРЕБОВАНИЯМИ ФЕДЕРАЛЬНОГО
ГОСУДАРСТВЕННОГО ОБРАЗОВАТЕЛЬНОГО СТАНДАРТА ВЫСШЕГО ОБРАЗОВАНИЯ (ФГОС ВО)

24.05.05 Интегрированные системы летательных аппаратов

год набора группы: 2024

Программу составил:

Кафедра И9 СИСТЕМ УПРАВЛЕНИЯ И КОМПЬЮТЕРНЫХ
ТЕХНОЛОГИЙ _____

Гаврилов Владимир Викторович, старший преподаватель

Программа рассмотрена

на заседании кафедры-разработчика

рабочей программы **И9 СИСТЕМ УПРАВЛЕНИЯ И КОМПЬЮТЕРНЫХ ТЕХНОЛОГИЙ**

Заведующий кафедрой Матвеев С.А., к.т.н., доц. _____

Программа рассмотрена

на заседании выпускающей кафедры

И9 СИСТЕМ УПРАВЛЕНИЯ И КОМПЬЮТЕРНЫХ ТЕХНОЛОГИЙ

Заведующий кафедрой Матвеев С.А., к.т.н., доц. _____

РАБОЧАЯ ПРОГРАММА ДИСЦИПЛИНЫ

ПРОЕКТИРОВАНИЕ ЦИФРОВЫХ СИСТЕМ НА ПЛИС

Разделы рабочей программы

1. ЦЕЛИ ОСВОЕНИЯ ДИСЦИПЛИНЫ
2. МЕСТО ДИСЦИПЛИНЫ В СТРУКТУРЕ ООП ВО
3. СТРУКТУРА И СОДЕРЖАНИЕ ДИСЦИПЛИНЫ
4. ФОРМЫ КОНТРОЛЯ ОСВОЕНИЯ ДИСЦИПЛИНЫ
5. УЧЕБНО-МЕТОДИЧЕСКОЕ И ИНФОРМАЦИОННОЕ ОБЕСПЕЧЕНИЕ ДИСЦИПЛИНЫ
6. МАТЕРИАЛЬНО-ТЕХНИЧЕСКОЕ ОБЕСПЕЧЕНИЕ ДИСЦИПЛИНЫ

Приложения к рабочей программе дисциплины

- Приложение 1. Аннотация рабочей программы
- Приложение 2. Технологии и формы обучения
- Приложение 3. Фонды оценочных средств

1. ЦЕЛИ ОСВОЕНИЯ ДИСЦИПЛИНЫ

Целью освоения дисциплины является формирование следующих компетенций:

ПСК-3/23	— способность разрабатывать программно-алгоритмическое обеспечение для комплектующих изделий бортового радиоэлектронного оборудования летательных аппаратов
ПСК-4/23	— способность разрабатывать проектно-конструкторскую документацию для бортового радиоэлектронного оборудования летательных аппаратов

Формированию компетенций служит достижение следующих результатов образования:

ПСК-3/23

знания:

принципов построения цифровых устройств на ПЛИС, основных этапов их разработки;

умения:

составлять описание ПЛИС в виде набора функциональных блоков, выбирать конструкцию ПЛИС для реализации проекта;;

навыки:

функционального и структурного моделирования устройств ПЛИС, виртуального проектирования, построения программ с использованием языков и средств программирования логики..

ПСК-4/23

знания:

принципов построения цифровых устройств на ПЛИС, основных этапов их разработки;;

умения:

составлять описание ПЛИС в виде набора функциональных блоков, выбирать конструкцию ПЛИС для реализации проекта;;

навыки:

функционального и структурного моделирования устройств ПЛИС, виртуального проектирования, построения программ с использованием языков и средств программирования логики.

2. МЕСТО ДИСЦИПЛИНЫ В СТРУКТУРЕ ООП ВО

Дисциплина **ПРОЕКТИРОВАНИЕ ЦИФРОВЫХ СИСТЕМ НА ПЛИС** является дисциплиной **части, формируемой участниками образовательных отношений блока 1**, программы подготовки по направлению *24.05.05 Интегрированные системы летательных аппаратов*.

Содержание дисциплины является логическим продолжением дисциплин: **ПРОГРАММИРОВАНИЕ НА ЯЗЫКЕ ВЫСОКОГО УРОВНЯ, АРХИТЕКТУРА ЭВМ И СИСТЕМ, МИКРОПРОЦЕССОРНЫЕ СРЕДСТВА**.

Содержание дисциплины является основой для освоения дисциплин: **ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ СИСТЕМ РЕАЛЬНОГО ВРЕМЕНИ, ПРОЕКТИРОВАНИЕ ИНТЕГРИРОВАННЫХ СИСТЕМ ЛЕТАТЕЛЬНЫХ АППАРАТОВ, ПРЕДДИПЛОМНАЯ ПРАКТИКА, ПОДГОТОВКА К ПРОЦЕДУРЕ ЗАЩИТЫ И ЗАЩИТА ВЫПУСКНОЙ КВАЛИФИКАЦИОННОЙ РАБОТЫ**.

Предварительные компетенции, сформированные у обучающегося до начала изучения дисциплины:

- ОПК-1 — способен применять естественнонаучные и общетехнические знания, методы математического анализа и моделирования, теоретического и экспериментального исследования для решения инженерных задач профессиональной деятельности
- ОПК-2 — Способен понимать принципы работы современных информационных технологий и использовать их для решения задач профессиональной деятельности
- ОПК-3 — Способен разрабатывать нормативно-техническую документацию, связанную с профессиональной деятельностью
- ОПК-9 — Способен разрабатывать алгоритмы и компьютерные программы, пригодные для практического применения
- ПСК-1 — Способен осуществлять сбор, обработку, анализ и систематизацию научно-технической информации по теме исследования, выбор методик и средств решения задач
- ПСК-2 — Способен составлять научно-технические отчеты, подготавливать обзоры и публикации, составлять практические рекомендации по результатам выполненных исследований
- ПСК-3/23 — Способен разрабатывать программно-алгоритмическое обеспечение для комплектующих изделий бортового радиоэлектронного оборудования летательных аппаратов
- ПСК-4/23 — Способен разрабатывать проектно-конструкторскую документацию для бортового радиоэлектронного оборудования летательных аппаратов

3. СТРУКТУРА И СОДЕРЖАНИЕ ДИСЦИПЛИНЫ

Общая трудоемкость дисциплины составляет 3 з.е., 108 ч.

3.1. Содержание (дидактика) дисциплины

КУРС	СЕМЕСТР	Наименование разделов и дидактических единиц	ВСЕГО	Аудиторные занятия в контактной форме			Самостоятельная работа студентов	Формируемая компетенция, %	
				ВСЕГО	Лабораторный практикум	Практические занятия		ПСК-3/23	ПСК-4/23
5	9	Раздел 1. Программируемые логические интегральные схемы. 1.1 Введение. 1.2 Архитектура ПЛИС. 1.3 Классификация ПЛИС. 1.4 ПЛИС корпорации Altera (Xilinx). Общий обзор. 1.5 Загрузка конфигурации ПЛИС.	19	9	4	5	10	20	20
5	9	Раздел 2. Язык описания аппаратуры VHDL. 2.1.Основы синтаксиса языка VHDL. Основные операторы. 2.2 Основы написания программ. 2.3 Структурное описание схем. 2.4 Поведенческое описание схем.	23	11	8	3	12	20	20
5	9	Раздел 3. Язык описания аппаратуры Verilog HDL. 3.1. Основы синтаксиса Verilog. Основные операторы. 3.2 Основы написания программ. 3.3 Структурное описание схем. 3.4 Поведенческое описание схем.	25	13	10	3	12	20	20
5	9	Раздел 4. Интерпрированный пакет проектирования ПЛИС Quartus II (Xilinx ISE Design Suite). 4.1. Архитектура и основные возможности пакета. 4.2. Ввод проекта. Графический и текстовый редакторы, редактор временных диаграмм. 4.3. Компиляция проекта. Настройка и режимы компиляции. 4.4. Отладка проекта. Симулятор. Временная и функциональная симуляция. Анализ производительности. 4.5. Разводка проекта. Редактор разводки. Анализ отчета компилятора. 4.6. Создание выходных файлов для программирования. Процесс программирования и загрузки конфигурации.	19	9	6	3	10	20	20
5	9	Раздел 5. Отладка и моделирование проектов. 5.1 Построение и использование Testbench. 5.2 Интеграция Quartus и ModelSim.	22	9	6	3	13	20	20
Всего за 9 семестр			108	51	34	17	57	100	100
Всего по дисциплине			108	51	34	17	57	100	100

3.2. Аудиторный практикум

№ п/п	Номер и наименование раздела дисциплины	Тема практического занятия	Объем, ауд. часов
1	Раздел 1. Программируемые логические интегральные схемы.	Программируемые логические интегральные схемы: архитектура, классификация	3
2		Архитектура и особенности применения ПЛИС семейств MAX, Cyclone, Arria, Stratix (Spartan, Virtex, Artix, Kintex). Загрузка конфигурации ПЛИС.	2
3	Раздел 2. Язык описания аппаратуры VHDL.	Язык описания аппаратуры VHDL: основы синтаксиса, основные операторы, основы написания программ, структурное описание схем, поведенческое описание схем.	3
4	Раздел 3. Язык описания аппаратуры Verilog HDL.	Язык описания аппаратуры Verilog HDL: основы синтаксиса, основные операторы, основы написания программ, структурное описание схем, поведенческое описание схем.	3
5	Раздел 4. Интегрированный пакет проектирования ПЛИС Quartus II (Xilinx ISE Design Suite).	Интегрированный пакет проектирования ПЛИС Quartus II (Xilinx ISE Design Suite): архитектура и основные возможности пакета, методика применения.	3
6	Раздел 5. Отладка и моделирование проектов.	Отладка и моделирование проектов: построение и использование Testbench, интеграция Quartus и ModelSim.	2
7		Коллоквиум	1
Всего за 9 семестр			17

3.3. Лабораторный практикум

№ п/п	Номер и наименование раздела дисциплины	Тема лабораторного практикума	Объем, ауд.
-------	---	-------------------------------	-------------

			часов
1	Раздел 1. Программируемые логические интегральные схемы.	Изучение технологии работы с графическим, текстовым редакторами, редактором временных диаграмм, редактором размещения.	2
2		Компиляция и симуляция проекта.	2
3		Изучение технологии работы на языке VHDL.	2
4	Раздел 2. Язык описания аппаратуры VHDL.	Проектирование схем на языке VHDL с использованием структурного описания.	2
5		Проектирование схем на языке VHDL с использованием поведенческого описания.	4
6	Раздел 3. Язык описания аппаратуры Verilog HDL.	Изучение технологии работы на языке Verilog.	2
7		Проектирование схем на языке Verilog с использованием структурного описания	4
8		Проектирование схем на языке Verilog с использованием поведенческого описания.	4
9	Раздел 4. Интегрированный пакет проектирования ПЛИС Quartus II (Xilinx ISE Design Suite).	Проектирование автомата Мили на языке VHDL.	2
10		Проектирование автомата Мили на языке Verilog.	1
11		Проектирование автомата Мура на языке VHDL.	2
12		Проектирование автомата Мура на языке Verilog.	1
13	Раздел 5. Отладка и моделирование проектов.	Построение и использование Testbench	4
14		Защита курсовых работ	2
Всего за 9 семестр			34

3.4. Самостоятельная работа студента (СРС)

№ п/п	Номер и наименование раздела дисциплины	Содержание учебного задания	Объем, часов
1	Раздел 1. Программируемые логические интегральные схемы.	Изучение предусмотренных программой дидактических единиц по рекомендуемой литературе	7
2		Подготовка к лабораторному практикуму	1
3		Выполнение курсовой работы	2
4	Раздел 2. Язык описания аппаратуры VHDL.	Изучение предусмотренных программой дидактических единиц по рекомендуемой литературе	4
5		Подготовка к лабораторному практикуму	4
6		Выполнение курсовой работы	4
7	Раздел 3. Язык описания аппаратуры Verilog HDL.	Изучение предусмотренных программой дидактических единиц по рекомендуемой литературе	4
8		Подготовка к лабораторному практикуму	4
9		Выполнение курсовой работы	4
10	Раздел 4. Интегрированный пакет проектирования ПЛИС Quartus II (Xilinx ISE Design Suite).	Изучение предусмотренных программой дидактических единиц по рекомендуемой литературе	4
11		Подготовка к лабораторному практикуму	2
12		Выполнение курсовой работы	4
13	Раздел 5. Отладка и моделирование проектов.	Изучение предусмотренных программой дидактических единиц по рекомендуемой литературе	4
14		Подготовка к лабораторному практикуму	2
15		Выполнение курсовой работы	4
16		Подготовка к коллоквиуму	3
Всего за 9 семестр			57

3.5. Курсовая работа

СОДЕРЖАНИЕ ЭТАПА	ПЕРИОД	ПЛАНИРУЕМОЕ
------------------	--------	-------------

	ИСПОЛНЕНИЯ (недели семестра)	ВРЕМЯ (час)
Этап 1. Этап 1. Анализ постановки задачи, согласование технического задания.	1 - 2	2
Этап 2. Этап 2. Проектирование системы с использованием структурного описания.	3 - 6	3
Этап 3. Этап 3. Проектирование системы с использованием поведенческого описания	7 - 10	3
Этап 4. Этап 4. Построение, отладка и моделирование проекта.	11 - 15	4
Этап 5. Этап 5. Оформление пояснительной записки, подготовка доклада и защита курсовой работы	16 - 17	6
Всего за 9 семестр		18

4. ФОРМЫ КОНТРОЛЯ ОСВОЕНИЯ ДИСЦИПЛИНЫ

СЕМЕСТР	НЕДЕЛИ СЕМЕСТРА																
	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17
9		КР				ДР				ДР					КР	ДР	КР, Колл, диф. зач.

Условные обозначения:

- ДР – диагностическая работа;
- КР – курсовая работа;
- Колл – коллоквиум;
- диф. зач. – дифференцированный зачет.

Текущий контроль успеваемости студентов проводится в дискретные временные интервалы в следующих формах:

- диагностическая работа;
- курсовая работа;
- коллоквиум.

Промежуточная аттестация проводится в формах:

- дифференцированный зачет.

5. УЧЕБНО-МЕТОДИЧЕСКОЕ И ИНФОРМАЦИОННОЕ ОБЕСПЕЧЕНИЕ ДИСЦИПЛИНЫ

5.1. Основная литература по дисциплине:

1. . ПЛИС и параллельные архитектуры для применения в аэрокосмической области. Программные ошибки и отказоустойчивое проектирование. М.: Техносфера, 2018, 5 экз.
2. А. В. Строгонов. . Цифровая обработка сигналов в базисе программируемых логических интегральных схем. Санкт-Петербург: Лань, 2022, эл. рес.
3. А. Х. Мурсаев, О. И. Буренева. . Практикум по проектированию на языках VerilogHDL и SystemVerilog. Санкт-Петербург: Лань, 2022, эл. рес.
4. В. Н. Кузнецов, В. А. Кривоносов, В. С. Есильевский. . Средства автоматизации и управления. Старый Оскол: ТНТ, 2021, эл. рес.
5. О. А. Кононов. . Основы проектирования электронных устройств на ПЛИС. СПб.БГТУ "ВОЕНМЕХ" им. Д. Ф. Устинова, 2008, эл. рес.

5.2. Дополнительная литература по дисциплине:

не требуется.

5.3. Периодические издания:

не требуются.

5.4. Перечень ресурсов информационно-телекоммуникационной сети "Интернет", необходимых для освоения дисциплины, электронные библиотечные системы:

1. https://www.voenmeh.ru/images/docs/norm_docs_stud/Polozhenie_KRKP_2.0.pdf - Положение по содержанию, оформлению, организации выполнения и защиты курсовых проектов и курсовых работ БГТУ. СМК-П-4.2-12.;
2. <http://www.terasic.com.tw/cgi-bin/page/archive.pl>. Материалы для пользователя отладочного комплекта на основе ПЛИС DE1-SoC.;
3. <http://we.easyelectronics.ru/plis/plata-razrabotchika-de1-soc-obzor.html> . Сообщество IasyElectronics.ru. Плата разработчика DE1-SoC. Обзор.;
4. <https://urait.ru> — Образовательная платформа «Юрайт». Для вузов и ссузов.;
5. <http://e.lanbook.com> — ЭБС Лань.;
6. <http://library.voenmeh.ru/jirbis2> — Фундаментальная библиотека БГТУ «ВОЕНМЕХ» им. Д.Ф. Устинова.;
7. <http://we.easyelectronics.ru/plis/vhdl-s-nulya.html> VHDL с нуля.;
8. <http://we.easyelectronics.ru/plis/prostenkie-primery-na-vhdl.html>. Простенькие примеры на VHDL.;
9. <http://we.easyelectronics.ru/plis/prakticheskie-zadaniya-po-vhdl-zadanie-1.html> Практические задания по VHDL.;
10. <http://marsohod.org/verilog>. Язык описания аппаратуры Verilog HDL.;
11. <http://we.easyelectronics.ru/plis/osvoenie-plis-s-ispolzovaniem-yazyka-verilog.html>. Освоение ПЛИС с использованием языка Verilog.;
12. <https://www.altera.com/support/support-resources/design-examples.html>. Примеры проектов на ПЛИС.;
13. <http://we.easyelectronics.ru/plis/shemotekhnicheskoe-proektirovanie-dlya-plis.html>. Схемотехническое проектирование для ПЛИС.;
14. <http://marsohod.org/11-blog/86-quartussim>. Пошаговая инструкция для Quartus II: Симуляция проекта.;
15. <http://we.easyelectronics.ru/plis/modelsim-s-chego-nachat.html>. ModelSim. С чего начать..

Современные профессиональные базы данных:

1. <https://rusneb.ru> – Национальная электронная библиотека (НЭБ);
2. <https://cyberleninka.ru/> - Научная электронная библиотека «Киберленинка»;
<http://www.rfbr.ru/rffi/ru/library> - Полнотекстовая электронная библиотека Российского фонда фундаментальных исследований.

Информационные справочные системы:

1. Техэксперт – Информационный портал технического регулирования: Нормы, правила, стандарты РФ;

2. http://library.voenmeh.ru/jirbis2/index.php?option=com_irbis&view=irbis&Itemid=457 - БД ГОСТов собственной генерации БГТУ "ВОЕНМЕХ" им. Д. Ф. Устинова;
3. <http://www.consultant.ru/> - КонсультантПлюс- информационный портал правовой информации.

5.5. Программное обеспечение:

1. Quartus 14 Lite edition;
2. Quartus II.

5.6. Информационные технологии:

взаимодействие с обучающимися посредством ЭИОС Moodle БГТУ «ВОЕНМЕХ» им. Д.Ф. Устинова.

6. МАТЕРИАЛЬНО-ТЕХНИЧЕСКОЕ ОБЕСПЕЧЕНИЕ ДИСЦИПЛИНЫ

6.1. Практические занятия:

1. Проектор;
2. Аудитория с числом посадочных мест не меньше количества обучающихся.

6.2. Лабораторные занятия:

1. Плата: DE1-SOC;
2. Quartus 14 Lite edition;
3. Quartus II.

6.3. Прочее:

1. рабочее место преподавателя, оснащенное компьютером с доступом в Интернет;
2. рабочие места студентов, оснащенные компьютерами с доступом в Интернет, предназначенные для работы в электронной образовательной среде.

Аннотация рабочей программы

Дисциплина **ПРОЕКТИРОВАНИЕ ЦИФРОВЫХ СИСТЕМ НА ПЛИС** является дисциплиной **части, формируемой участниками образовательных отношений блока 1**, программы подготовки по направлению 24.05.05 *Интегрированные системы летательных аппаратов*. Дисциплина реализуется на факультете И Информационных и управляющих систем БГТУ "ВОЕНМЕХ" им. Д.Ф. Устинова кафедрой И9 СИСТЕМ УПРАВЛЕНИЯ И КОМПЬЮТЕРНЫХ ТЕХНОЛОГИЙ.

Дисциплина нацелена на формирование *компетенций*:

ПСК-3/23 способность разрабатывать программно-алгоритмическое обеспечение для комплектующих изделий бортового радиоэлектронного оборудования летательных аппаратов;

ПСК-4/23 способность разрабатывать проектно-конструкторскую документацию для бортового радиоэлектронного оборудования летательных аппаратов.

Содержание дисциплины охватывает круг вопросов, связанных с архитектурой и классификацией ПЛИС, программированием на языках описания аппаратуры VHDL и Verilog, структурном и поведенческом описании схем, применением интегрированного пакета проектирования ПЛИС Quartus II (Xilinx ISE Design Suite), отладкой и моделированием проектов.

Программой дисциплины предусмотрены следующие **виды контроля**:

Текущий контроль успеваемости студентов проводится в дискретные временные интервалы в следующих формах:

- диагностическая работа;
- курсовая работа;
- коллоквиум.

Промежуточная аттестация проводится в формах:

- дифференцированный зачет.

Общая трудоемкость освоения дисциплины составляет 3 з.е., **108 ч**. Программой дисциплины предусмотрены практические занятия (**17 ч.**), лабораторный практикум (**34 ч.**), самостоятельная работа студента (**57 ч.**).

ТЕХНОЛОГИИ И ФОРМЫ ОБУЧЕНИЯ

Рекомендации по освоению дисциплины для студента

Трудоемкость освоения дисциплины составляет 108 ч., из них 51 ч. аудиторных занятий, и 57 ч., отведенных на самостоятельную работу студента.

Рекомендации по распределению учебного времени по видам самостоятельной работы и разделам дисциплины приведены в таблице.

Контроль освоения дисциплины производится в соответствии с Положением о текущем, рубежном контроле успеваемости и промежуточной аттестации обучающихся.

Формы контроля и критерии оценивания приведены в приложении 3 к Рабочей программе.

Наименование работы	Рекомендуемая литература	Трудоемкость, час.
Раздел 1. Программируемые логические интегральные схемы.		
Изучение предусмотренных программой дидактических единиц по рекомендуемой литературе	В. Н. Кузнецов, В. А. Кривоносов, В. С. Есильевский. . Средства автоматизации и управления: Старый Оскол: ТНТ, 2021 (главы 4-6) А. В. Строгонов. . Цифровая обработка сигналов в базе программируемых логических интегральных схем: Санкт-Петербург: Лань, 2022 (глава 1) . ПЛИС и параллельные архитектуры для применения в аэрокосмической области. Программные ошибки и отказоустойчивое проектирование: М.: Техносфера, 2018 (часть 1)	7
Подготовка к лабораторному практикуму	О. А. Кононов. . Основы проектирования электронных устройств на ПЛИС: СПб.БГТУ "ВОЕНМЕХ" им. Д. Ф. Устинова, 2008 (разделы 1-4)	1
Выполнение курсовой работы		2
Итого по разделу 1		10
Раздел 2. Язык описания аппаратуры VHDL.		
Изучение предусмотренных программой дидактических единиц по рекомендуемой литературе	О. А. Кононов. . Основы проектирования электронных устройств на ПЛИС: СПб.БГТУ "ВОЕНМЕХ" им. Д. Ф. Устинова, 2008 (раздел 5)	4
Подготовка к лабораторному практикуму		4
Выполнение курсовой работы		4
Итого по разделу 2		12
Раздел 3. Язык описания аппаратуры Verilog HDL.		
Изучение предусмотренных программой дидактических единиц по рекомендуемой литературе	А. Х. Мурсаев, О. И. Буренева. . Практикум по проектированию на языках VerilogHDL и SystemVerilog: Санкт-Петербург: Лань, 2022 (весь текст) О. А. Кононов. . Основы проектирования электронных устройств на ПЛИС: СПб.БГТУ "ВОЕНМЕХ" им. Д. Ф. Устинова, 2008 (раздел 5)	4
Подготовка к лабораторному практикуму		4
Выполнение курсовой работы		4
Итого по разделу 3		12
Раздел 4. Интегрированный пакет проектирования ПЛИС Quartus II (Xilinx ISE Design Suite).		
Изучение предусмотренных программой дидактических единиц по рекомендуемой литературе	А. В. Строгонов. . Цифровая обработка сигналов в базе программируемых логических интегральных схем: Санкт-Петербург: Лань, 2022 (глава 4) О. А. Кононов. . Основы проектирования электронных устройств на ПЛИС: СПб.БГТУ "ВОЕНМЕХ" им. Д. Ф. Устинова, 2008 (раздел 5)	4
Подготовка к лабораторному практикуму		2

Выполнение курсовой работы		4
Итого по разделу 4		10
Раздел 5. Отладка и моделирование проектов.		
Изучение предусмотренных программой дидактических единиц по рекомендуемой литературе	А. В. Строгонов. . Цифровая обработка сигналов в базисе программируемых логических интегральных схем: Санкт-Петербург: Лань, 2022 (глава 4) О. А. Кононов. . Основы проектирования электронных устройств на ПЛИС: СПб.БГТУ "ВОЕНМЕХ" им. Д. Ф. Устинова, 2008 (раздел 5)	4
Подготовка к лабораторному практикуму		2
Выполнение курсовой работы		4
Подготовка к коллоквиуму		3
Итого по разделу 5		13

ФОНД ОЦЕНОЧНЫХ СРЕДСТВ

Фонд оценочных средств, позволяющие оценить результаты обучения по данной дисциплине, включают в себя:

- диагностическая работа
- коллоквиум;
- курсовая работа;
- дифференцированный зачет.

Критерии оценивания

Диагностическая работа

Диагностическая работа проводится в форме теста в ЭИОС Moodle:

- при правильном ответе менее чем на 60% вопросов - не аттестация;
- при правильном ответе на 60% вопросов и более - аттестация.

Коллоквиум

На коллоквиуме студенту предлагается 10 тестовых вопросов. При успешном ответе на 9-10 оценка за коллоквиум – «отлично», на 7-8 – «хорошо», на 5-6 – «удовлетворительно».

Комплект тестовых вопросов размещен в УМК дисциплины.

Курсовая работа

Курсовая работа выполняется в соответствии с индивидуальным техническим заданием.

Комплект типовых заданий и вариантов курсовых работ размещен в УМК дисциплины.

Общие требования к выполнению и оформлению курсовой работы определяются «Положением по содержанию, оформлению, организации выполнения и защиты курсовых проектов и курсовых работ БГТУ»/

Для обеспечения текущего контроля работы студента в течение семестра устанавливаются сроки выполнения этапов курсовой работы.

Основанием для недопуска курсовой работы к защите могут быть:

- неполное или неверное выполнение технического задания;
- отсутствие предусмотренных заданием материалов или несоответствие их ГОСТ;
- несоответствие пояснительной записки установленным требованиям.

Оценка за курсовую работу выставляется по результатам ее защиты студентом перед комиссией, назначенной заведующим кафедрой. Защита курсовой работы предусматривает краткий доклад студента и ответы его на вопросы, связанные с содержанием работы.

Дифференцированный зачет

Дифференцированный зачёт оформляется при условии полного выполнения всех мероприятий, предусмотренных графиком контрольных мероприятий. Оценка за дифференцированный зачет определяется как среднее арифметическое оценок за курсовую работу и коллоквиум. При необходимости округления оценки приоритет отдается оценке за курсовую работу.

Паспорт фонда оценочных средств

КУРС	СЕМЕСТР	Наименование разделов и дидактических единиц	ВСЕГО	Аудиторные занятия в контактной форме			Самостоятельная работа студентов	Формируемая компетенция, %		НАИМЕНОВАНИЕ ОЦЕНОЧНОГО СРЕДСТВА
				ВСЕГО	Лабораторный практикум	Практические занятия		ПСК-3/23	ПСК-4/23	
5	9	Раздел 1. Программируемые логические интегральные схемы.	19	9	4	5	10	20	20	Курсовая работа, Коллоквиум
5	9	Раздел 2. Язык описания аппаратуры VHDL.	23	11	8	3	12	20	20	Курсовая работа, Коллоквиум
5	9	Раздел 3. Язык описания аппаратуры Verilog HDL.	25	13	10	3	12	20	20	Курсовая работа, Коллоквиум
5	9	Раздел 4. Интегрированный пакет проектирования ПЛИС Quartus II (Xilinx ISE Design Suite).	19	9	6	3	10	20	20	Курсовая работа, Коллоквиум
5	9	Раздел 5. Отладка и моделирование проектов.	22	9	6	3	13	20	20	Курсовая работа, Коллоквиум
Всего за 9 семестр			108	51	34	17	57	100	100	
Всего по дисциплине			108	51	34	17	57	100	100	

Критерии оценивания

ПСК-3/23

№ 1	Вопросы открытого типа: Что такое система на кристалле ...
	набор периферийных узлов электронная схема, выполняющая функции целого устройства и размещённая на одной интегральной схеме
№ 2	размещение памяти программ и процессора на одном кристалле Соотнесите среду проектирования к фирме производителю
	Quartus для Intel и Vivado для Xilinx Quartus для Intel и Quartus для Xilinx
№ 3	Quartus для Xilinx и Vivado для Intel Что такое Verilog и VHDL ...
	Это среды проектирования Это языки проектирования
№ 4	Это алгоритмы постановки решаемой задачи Принцип манчестерского кодирования ...
	производится логической операцией «ИСКЛЮЧАЮЩЕЕ ИЛИ» над текущим кодируемым битом и битом тактового генератора производится инверсия информационного сигнала по тактирующему сигналу тактового генератора
№ 5	производится использование сдвигающего регистра Что такое вытесняющая многозадачность ...
	это вид многозадачности при котором планирование процессов основывается на абсолютных приоритетах это способ планирования процессов, при котором активный процесс выполняется до тех пор, пока он сам не закончится
№ 6	это способ организации прерываний от каждого последующего процесса Описание проекта всего дизайна на HDL позволяет ...
	ускорить работу ПЛИС избежать создания однообразного описания обязательной части модуля
№ 7	уменьшить количество используемых ячеек ПЛИС Использование конечного автомата при создании проекта позволяет ...
	преодолеть «параллельность» ПЛИС и выполнить последовательность действий повысить скорость работы ПЛИС
№ 8	уменьшить количество логических ячеек задействованных в проекте какую операционную систему можно запустить на лабораторном стенде ПЛИС ...
	Debian ДОС

	Linux
	Windows
№ 9	Примеры синтезируемых процессоров от производителей ПЛИС ...
	Z80 Zilog -
	MicroBlaze Lattice Semiconductor
	Nios Altera
№ 10	Какие виды конечных автоматов вы знаете ...
	инвертер
	милли
	ФИФО
	мура
	<i>Вопросы закрытого типа:</i>
№ 1	что выполняет кнопка компиляции в программной среде Quartus ...
№ 2	Для чего необходима конфигурационная ПЗУ
№ 3	Что такое линейный сдвиговый регистр с обратной связью
№ 4	Матрица логических блоков и средства коммутации – это программируемая логическая интегральная схема класса
№ 5	Ведущие фирмы - производители ПЛИС
№ 6	Равные между собой конфигурируемые блоки располагаются между узлами коммутации и линиями связи в ПЛИС, построенной по технологии ...
№ 7	По технологии Antifuse изготавливаются ПЛИС
№ 8	Процесс проверки соответствия системы ожиданиям заказчика/пользователя, учитывая законы предметной области и контекст использования продукта называется
№ 9	Жесткую привязку к технологии изготовления и топологическим ограничениям имеют ...
№ 10	Проверку HDL-модели, а не схемы, можно проводить в рамках функциональной верификации IP-блока ...
ПСК-4/23	
	<i>Вопросы открытого типа:</i>
№ 1	Принцип передачи по SPI интерфейсу ...
	это принцип передачи при котором данные передаются по одной линии в обоих направлениях
	SPI является синхронным интерфейсом, в котором любая передача синхронизирована с общим тактовым сигналом, генерируемым ведущим устройством
№ 2	SPI является помехоустойчивым дифференциальным каналом
	Что такое LVDS в ПЛИС ...
	технология передачи сигнала по двум проводникам
	интерфейс подключения к монитору
	способ питания от пониженного напряжения
№ 3	Для чего используется FPGA PLL в проектах на ПЛИС ...
	для формирования необходимой частоты тактирования
	для управления обменом информацией с внешними устройствами
	для экономии логических блоков

№ 4	чтобы задавать управление питанием Что такое логика с тремя состояниями в ПЛИС ...
	<p>один из видов многозначной логики, использующий три истинностных значения</p> <p>логика с разными логическими уровнями в вольтах</p>
№ 5	<p>логика которая переводит входной-выходной порт в состояние с высоким сопротивлением</p> <p>Выберите правильный ответ ...</p> <p>Логические блоки состоят из одного или нескольких относительно простых логических элементов</p> <p>Логические блоки состоят из одного или нескольких относительно простых логических элементов, в основе которых лежит таблица перекодировки (ТП, Look-up table, LUT)</p> <p>Логические блоки состоят из одного или нескольких относительно простых логических элементов, в основе которых лежит таблица перекодировки (ТП, Look-up table, LUT), программируемый мультиплексор</p> <p>Логические блоки состоят из одного или нескольких относительно простых логических элементов, в основе которых лежит таблица перекодировки (ТП, Look-up table, LUT), программируемый мультиплексор, D-триггер</p> <p>Логические блоки состоят из одного или нескольких относительно простых логических элементов, в основе которых лежит таблица перекодировки (ТП, Look-up table, LUT), программируемый мультиплексор, D-триггер, цепи управления.</p> <p>Расположите в правильном порядке основные этапы проектирования ПЛИС ...</p>
№ 6	<p>А. Создание графического символа разработанной ПЛИС для дальнейшего моделирования с другими цифровыми схемами в данном проекте или других проектах.</p> <p>В. Подготовка данных о проекте для реализации ПЛИС.</p> <p>С. Графический ввод схемы.</p> <p>Д. Размещение и трассировка ПЛИС.</p> <p>Е. Компиляция описания ПЛИС.</p> <p>Ф. Временное моделирование работы реальной ПЛИС с учетом реальных временных задержек.</p> <p>Г. Стандартный маршрут проектирования IP-блоков включает следующие основные этапы ...</p>
№ 7	<p>Стандартный маршрут проектирования IP-блоков включает следующие основные этапы ...</p> <p>Определение спецификации проекта</p> <p>Разработка синтезируемого RTL-описания проекта</p> <p>Функциональное моделирование</p> <p>Компиляция</p> <p>Логический синтез</p> <p>Верификация логического проекта</p> <p>Размещение и трассировка</p>

	Построение принципиальной электрической схемы блока
	Физическое проектирование
	Верификация с учетом топологических задержек
	Финальная верификация проекта
№ 8	Комплексная отладка проекта Наиболее гибки в применении, технологически независимы ...
	Программные IP-блоки (soft blocks)
	Схемотехнические блоки (firm blocks)
№ 9	Физические блоки (hard blocks) Высокоуровневые языки описания аппаратуры ...
	ABEL
	PLDASM
	VHDL
	Verilog
№ 10	SystemC Основная задача тестирования ...
	точное определение, в чём причина ошибки
	определение, в каком конкретном месте проектирования/производства требуется внести изменения.
	детектирование ошибок
	точное определение, в чём причина ошибки и в каком конкретном месте проектирования/производства требуется внести изменения
	<i>Вопросы закрытого типа:</i>
№ 1	Укажите количество блоков логических массивов ПЛИС EPM240T100C5N
№ 2	Какова разрядность процессора NIOS
№ 3	Напряжение питания ПЛИС
№ 4	процессор какой архитектуры встроен в ПЛИС лабораторного стенда
№ 5	<i>назовите в какой среде программирования производится проектирование ПЛИС</i>
№ 6	<i>укажите семейство ПЛИС примененное в лабораторном стенде</i>
№ 7	<i>откуда производится загрузка образа операционной системы на стенде ПЛИС</i>
№ 8	<i>зачем используется ModelSim при проектировании ПЛИС</i>
№ 9	<i>С помощью чего производится перенос исполняемого кода в ПЛИС</i>
№ 10	<i>какой программой производится программирование ПЛИС в стенде</i>